Цифровая обработка сигналов в ПЛИС

Курс позволит осуществить "быстрый старт" в имплементации алгоритмов ЦОС на ПЛИС Xilinx. В рамках курса представлена информация о принципах работы цифровых блоков управления и обработки сигналов с учётом архитектуры микросхем программируемой логики Xilinx. Основное внимание в рамках курса уделяется практическим навыкам моделирования и внедрения наиболее распространённых алгоритмов ЦОС - цифровых фильтров, преобразования Фурье, а также блоков управления, в частности ПИД-регуляторов.

	Продолжительность обучения	2 дня
	Место проведения	Санкт-Петербург, Новоизмайловский проспект, 34к3
	Форма обучения	с 10:00 до 17:00
	Стоимость обучения	~38000 руб *
	Контакты	+7(962)722-36-80 / cpe.ifmo@yandex.ru

* - зависит от величины группы и уникальности курса

Моделирование IP-блока DDS (генератор синусоидальных сигналов) в среде Vivado Design Suite

Создание генератора синусоидальных сигналов

Создание цифрового КИХ-фильтра с помощью IP-блока FIR Compiler фирмы Xilinx

Лабораторные работы выполняются на отладочной плате Nexys 4, содержащей ПЛИС семейства Artix 7

В рамках курса подробно рассказывается про интерфейс среды Vivado Design Suite

Обучение позволит:

получить основные знания об элементах ЦОС и особенностях их реализации на ПЛИС Xilinx
моделировать и создавать свои алгоритмы ЦОС на ПЛИС

Аннотация курса

Тема 1: Введение. Основные понятия ЦОС
Тема 2: Цифровые генераторы сигналов
Тема 3: Преобразование Фурье
Тема 4: Цифровая фильтрация
Тема 5: Системы с обратной связью

Необходимые знания:

наличие представления о ПЛИС фирмы Xilinx и процессе их проектирования
желателен начальный опыт проектирования на ПЛИС фирмы Xilinx
знание тем курса Основы проектирования на FPGA

Программа курса

Тема 1 Введение. Основные понятия ЦОС	Приводится информация о основных понятиях ЦОС, аналоговых и цифровых сигналах. Слушатели знакомятся с форматами данных и способами округления чисел с фиксированной и плавающей точкой, на основе которых реализуются алгоритмы ЦОС на ПЛИС. Описываются принципы работы цифровых блоков обработки сигналов с учётом архитектуры микросхем программируемой логики Xilinx.
Тема 2 Цифровые генераторы сигналов	Рассматриваются основные способы реализации цифровых генераторов сигналов на ПЛИС, в том числе создание собственных блоков на языке HDL. Слушатели знакомятся с IP-блоком фирмы Xilinx для создания синусоидальных сигналов – direct digital synthesizer (DDS). Рассматриваются особенности моделирования IP-блоков в среде Vivado с помощью инструмента Simulation на примере IP-блока DDS Compiler.
Тема 3 Преобразование Фурье	Слушателям рассказывают о дискретном преобразовании Фурье (ДПФ) и его применении для построения и анализа спектров сигналов. Рассматривается алгоритм быстрого преобразования Фурье и его реализация на ПЛИС Xilinx в виде IP-блока Fast Fourier Transform.
Тема 4 Цифровая фильтрация	Рассматриваются фильтры с конечной и бесконечной импульсной характеристикой (КИХ и БИХ фильтры), а также способы их создания, такие как свертка и рекурсивный метод. Описываются различные способы реализации таких фильтров в ПЛИС, в том числе создание собственных блоков на языке HDL. Слушатели знакомятся с IP-блоком для создания КИХ фильтров в ПЛИС фирмы Xilinx FIR Compiler.
Тема 5 Системы с обратной связью	Описываются основные понятия систем регулирования и z-преобразования и его применения для анализа систем с обратной связью. Рассматривается система с обратной связью на основе ПИД-регулятора и вопросы по ее реализации на ПЛИС с учетом особенностей форматов данных (с фиксированной и плавающей точкой).

Лабораторные работы

Лабораторная работа №1 Создание и реализация генераторов сигналов на ПЛИС	В лабораторной работе создается проект в среде Vivado Design Suite, в котором собирается генератор синусоидальных сигналов на основе IP-блока DDS и генератор пилообразного сигнала, реализованного с помощью собственного блока на языке HDL. Функционал проекта проверяется инструментом Simulation и на отладочной плате с помощью инструмента Program and Debug.
Лабораторная работа №2 Реализация БПФ в ПЛИС	В лабораторной работе к генераторам сигналов добавляется блок БПФ на основе IP-блока FFT, проект моделируется в среде Vivado с помощью инструмента Simulation и проверяется на отладочной плате.
Лабораторная работа №3 Фильтрация цифровых сигналов в ПЛИС	В лабораторной работе собирается проект с несколькими генераторами сигналов на основе IP-блоков DDS и блоком цифрового фильтра FIR Compiler. Проводится моделирование цифрового фильтра в среде Vivado с помощью инструмента Simulation. Проект проверяется на отладочной плате с помощью инструмента Program and Debug.
Лабораторная работа №4 Реализация простой системы регуляирования на основе ПИД-регулятора	В лабораторной работе происходит сборка системы регулирования на основе ПИД-регулятора и ее симуляция с помощью тестовых сигналов.

параметры курса могут корректироваться