Проектирование встраиваемых систем на Zynq-7000

В ходе данного курса слушатели получат необходимые навыки для разработки процессорных систем на платформе Zynq All Programmable SoC. Подробно рассматриваются вопросы разработки, расширения и изменения встроенной процессорной системы на базе Zynq, используя Vivado Design Suite. Основное внимание в ходе данного курса будет уделено разработке программного обеспечения для встроенных систем на платформе Zynq All Programmable SoC и использованию возможностей, предлагаемых средой Vitis.

	Продолжительность обучения	6 дней
	Место проведения	Санкт-Петербург, Новоизмайловский проспект, 34к3
	Форма обучения	с 10:00 до 17:00
	Стоимость обучения	~150000 руб *
	Контакты	+7(962)722-36-80 / cpe.ifmo@yandex.ru

* - зависит от величины группы и уникальности курса

Кому будет интересен курс?

Курс ориентирован на специалистов с техническим высшим образованием, руководителей инженерных подразделений и разработчиков, которые используют или планируют использовать ПЛИС фирмы Xilinx в профессиональной деятельности.

Ключевые направления курса

Vivado Design Suite

Создание проектов, синтез, сборка, моделирование, анализ отчетов и работа с временными ограничениями.

Zynq и FPGA

Архитектура SoC Zynq, ресурсы ПЛИС Xilinx 7-ой серии, взаимодействие процессорной системы и программируемой логики.

Xilinx Vitis

Разработка baremetal-приложений, настройка платформы, запуск программного обеспечения и отладка на целевом устройстве.

Embedded Linux

Подготовка Linux-системы, сборка, запуск на отладочной плате, подключение по COM и SSH, разработка и обновление драйверов.

Программа построена последовательно: от знакомства с архитектурой Zynq и инструментами Vivado до разработки собственного периферийного модуля, настройки Embedded Linux и работы с драйверами устройств.

Аннотация курса

Вводная часть курса: Обзор ПЛИС Xilinx седьмой серии, современных направлений применения FPGA, параметров и преимуществ SoC Zynq.
Vivado Design Suite: Знакомство с интерфейсом среды, созданием проекта, отчетами, проверками и методологией проектирования.
Моделирование и временной анализ: Использование Vivado Simulator, HDL Testbench, временных ограничений XDC и средств анализа производительности.
IP-ядра и архитектура FPGA: Работа с IP Integrator, создание пользовательских IP-блоков, использование ресурсов ПЛИС Xilinx 7-ой серии.
Процессорные системы: Рассмотрение ARM Cortex-A9, MicroBlaze, PS-PL интерфейсов и основ интерфейса AXI.
Xilinx Vitis: Разработка baremetal-приложений, запуск на аппаратной платформе, проверка работоспособности и отладка.
Embedded Linux: Настройка Linux-системы, сборка, запуск на плате, взаимодействие с FPGA-логикой и работа с драйверами.

Необходимые знания

знание основ цифровой схемотехники;
базовые знания языков C и HDL;
понимание основ микропроцессорной техники;
техническое высшее образование или сопоставимая инженерная подготовка.

Программа курса

Тема 1 Вводная часть курса	Обзор существующих ПЛИС фирмы Xilinx седьмой серии. Рассмотрение современных трендов применения ПЛИС. Изучение параметров и преимуществ SoC Zynq. Краткий обзор процессорной системы ARM® Cortex™-A9 и интегрированной программируемой логики.
Тема 2 Обзор среды Vivado Design Suite	Знакомство с интерфейсом Vivado Design Suite. Создание нового проекта. Обзор основных видов отчетов и способов их отображения. Анализ проекта с помощью средств отображения. Использование инструмента проверки соблюдения перечня предписаний проекта.
Тема 3 Методология проектирования в среде Vivado Design Suite	Рассмотрение этапов компиляции проекта. Изучение процессов синтеза и сборки проекта. Настройка процессов синтеза и сборки. Анализ отчетов синтеза и сборки проекта.
Тема 4 Моделирование проекта с использованием Vivado Simulator	Обзор инструмента Vivado Simulator для верификации логических схем. Рассмотрение принципов создания и использования HDL Testbench. Моделирование простого проекта в Vivado Simulator.
Тема 5 Синтез, сборка и временные ограничения в среде Vivado Design Suite	Синтез и сборка проекта с учетом временных ограничений. Концепции оптимизации дизайна по времени. Анализ критических путей с помощью средств отображения Vivado.
Тема 6 Работа с IP-ядрами в IP Integrator	Обзор возможностей Vivado для создания пользовательских IP-блоков. Рассмотрение процесса создания IP-блока. Ключевые шаги реализации IP-блока в рамках платформы SoC Zynq.
Тема 7 Архитектура ПЛИС фирмы Xilinx FPGA	Архитектурные особенности и доступные ресурсы ПЛИС Xilinx 7-ой серии. Создание блоков, использующих встроенные ресурсы ПЛИС. Выбор оптимальных параметров блоков с учетом архитектуры 7-ой серии.
Тема 8 Использование временных ограничений XDC и анализ отчетов	Обзор формата файлов ограничений проекта XDC. Создание собственного файла временных ограничений. Проведение временного анализа проекта с помощью инструмента STA. Анализ производительности проекта на основе отчетов.
Тема 9 Обзор процессорных систем	Архитектура процессорной системы ARM Cortex-A9. Обзор программной процессорной системы MicroBlaze. Компоненты процессорных систем, их соединение и взаимодействие. PS-PL интерфейсы.
Тема 10 Xilinx Vitis: baremetal MicroBlaze	Основы разработки baremetal-приложений в среде Xilinx Vitis. Создание проектов, структура Platform и System подпроектов. Настройка компиляции и сборка программного обеспечения. Запуск проекта на аппаратной платформе. Отладка baremetal-приложений и использование встроенных средств диагностики.
Тема 11 Xilinx Vitis: baremetal HPS	Разработка baremetal-приложений в среде Xilinx Vitis. Создание и настройка проектов для аппаратной платформы. Порядок загрузки процессора и запуск baremetal-приложений. Проверка работоспособности приложения на целевом устройстве. Выявление и устранение ошибок с помощью инструментов отладки Vitis.
Тема 12 Основы интерфейса AXI	Основные особенности и спецификации интерфейса AXI. Соединения по интерфейсу AXI в процессорной системе. Использование AXI в программируемой логике платформы SoC Zynq.
Тема 13 Разработка собственного периферийного модуля и драйвера к нему	Разработка собственного аппаратного модуля. Создание драйверов для управления модулем из baremetal-приложения. Интеграция пользовательской периферии с процессорной частью. Использование инструмента ILA для мониторинга и анализа транзакций между процессором и периферией.
Тема 14 Embedded Linux: общие вопросы	Преимущества использования ОС Linux в рамках процессорной системы. Исходные ресурсы и инструменты для разработки embedded Linux-проектов. Использование виртуальных машин и репозиториев исходного кода. Сравнение сборочных систем Petalinux, Buildroot и Alpine. Выбор и подготовка кросс-компилятора.
Тема 15 Первая настройка и сборка	Требования к проекту и аппаратной части для интеграции Linux на платформе FPGA. Настройка и сборка кросс-компилятора под архитектуру ARM Cortex-A9. Структура и назначение Device Tree. Конфигурация и сборка загрузчика U-Boot. Настройка и сборка минималистичной Linux-системы с помощью Buildroot.
Тема 16 Запуск на отладочной плате	Подключение к работающей Linux-системе через последовательный порт COM. Удаленное управление и отладка по сети с использованием SSH. Взаимодействие Linux с FPGA-логикой. Доступ к пользовательским периферийным модулям на шине AXI. Управление периферийными модулями из операционной системы.
Тема 17 Драйверы	Разработка, интеграция и использование драйверов устройств. Поддержка аппаратных модулей в Linux. Настройка сборки Linux-дистрибутива под требования проекта. Добавление новых компонентов и изменение конфигураций. Установка и обновление драйверов в работающей системе Linux без полной пересборки дистрибутива.

параметры курса могут корректироваться